Chapter 13

제조 공정과 패키징

지금까지는 픽셀이 어떻게 생겼고 왜 그렇게 생겼는지를 보았다. 이 장의 질문은 다르다. 두께 3 µm의 실리콘, 폭 0.1 µm의 트렌치, 1 µm 간격의 구리 패드 수백만 개를 어떤 순서로, 무엇을 조절하며 만드는가. 순서를 정하는 것은 대부분 온도이고, 성패를 가르는 것은 대부분 원자 몇 개와 먼지 한 알이다.

웨이퍼 한 장이 센서가 되기까지

이미지 센서는 지름 300 mm, 두께 775 µm의 실리콘 웨이퍼 위에서 수백 단계의 공정을 거쳐 만들어진다. 로직 칩과 같은 장비를 쓰지만 순서가 독특하다. 3장에서 본 후면 조사형(BSI) 구조를 만들려면 웨이퍼를 뒤집어 다른 웨이퍼에 붙이고, 원래 웨이퍼의 99 % 이상을 갈아 없앤 다음, 드러난 뒷면에 다시 공정을 해야 한다. 큰 흐름은 아홉 단계다.

① 에피웨이퍼 ② FEOL픽셀 소자 ③ BEOL금속 배선 ④ 본딩뒤집어 접합 ⑤ 박막화775 → 3 µm ⑥ 후면 공정DTI·ARC·그리드 ⑦ 광학층CF·마이크로렌즈 ⑧ 웨이퍼 테스트프로브·광 조사 ⑨ 조립다이싱·패키징 허용 온도 약 1000 °C 배선 이후: 400 °C 안팎 이하 유기물 이후: 약 250 °C 이하 파랑: 전면(소자면) 공정 · 보라: 뒤집은 뒤의 후면 공정 · 노랑: 유기 재료
그림 13-1. BSI 이미지 센서의 제조 흐름. 뒤로 갈수록 견딜 수 있는 온도가 낮아진다. 고온이 필요한 공정은 앞에, 열에 약한 재료는 뒤에 온다는 원칙이 순서를 정한다.

용어부터 정리하자. 실리콘 안에 트랜지스터와 포토다이오드를 만드는 앞 단계를 FEOL(Front End of Line), 그 위에 금속 배선과 절연막을 쌓는 뒤 단계를 BEOL(Back End of Line)이라 한다. 이 순서의 핵심은 열 예산(Thermal Budget)이다.

아래 표는 각 단계가 무엇을 만들고 어떤 변수를 관리하는지를 요약한 것이다. 이 장의 나머지는 이 표를 한 줄씩 풀어 쓴 것이다.

단계만드는 것핵심 공정 변수잘못되면 나타나는 증상
에피 웨이퍼결함 없는 저농도 실리콘층두께, 농도, 금속 불순물암전류, 크로스토크
FEOL포토다이오드, 전송 게이트, 트랜지스터주입 에너지·도즈, 어닐링, 식각 손상풀웰 편차, 래그, 화이트 픽셀
BEOL금속 배선수소 공급, 플라즈마 전하계면 준위 암전류
본딩픽셀 웨이퍼 + 캐리어(또는 로직)평탄도, 파티클, 정렬미접합(보이드), 연결 불량
박막화수 µm 두께의 실리콘두께와 두께 편차(TTV)색 불균일, 적색 감도 변동
후면 공정패시베이션, 반사방지막, DTI, 금속 그리드고정 전하량, 트렌치 깊이·폭암전류, 크로스토크
CF · 마이크로렌즈색 분리와 집광막 두께, 오버레이, 렌즈 곡률색 편차, 감도 저하, 쉐이딩
웨이퍼 테스트양품 판정, 결함 픽셀 맵판정 기준불량 유출 또는 과잉 불량 처리
패키징전기 연결과 보호파티클, 응력, 열 저항영상의 점 얼룩, 휨, 발열

에피 웨이퍼와 이온 주입

출발점은 에피 웨이퍼(Epitaxial Wafer)다. 고농도 p⁺ 기판 위에 결정 방향을 그대로 이어 받아 저농도 p⁻ 실리콘을 기상 성장시킨 것이다. 포토다이오드와 트랜지스터는 모두 이 에피층 안에 만들어진다. 기판 자체에는 결정 성장 때 들어간 산소와 미세 결함이 많지만, 에피층은 깨끗하고 농도를 정밀하게 정할 수 있다.

이온 주입: 에너지가 깊이를, 도즈가 양을 정한다

핀드 포토다이오드(2장)의 n 영역, 표면의 p⁺ 피닝층, 전송 게이트 아래의 채널은 모두 이온 주입(Ion Implantation)으로 만든다. 붕소(B), 인(P), 비소(As) 같은 도펀트를 이온으로 만들어 수 keV에서 수 MeV로 가속해 실리콘에 쏘아 넣는다. 감광막(포토레지스트)으로 가린 곳에는 들어가지 않으므로 위치는 마스크가, 깊이는 에너지가, 양은 빔 전류와 시간이 정한다.

이온은 실리콘 원자와 수없이 충돌하며 에너지를 잃고 멈춘다. 멈추는 깊이는 통계적으로 흩어지며, 그 분포는 가우시안으로 근사할 수 있다.

$$N(x) = \frac{\Phi}{\sqrt{2\pi}\,\Delta R_p}\exp\!\left[-\frac{(x-R_p)^2}{2\,\Delta R_p^{\,2}}\right],\qquad N_{\text{peak}} = \frac{\Phi}{\sqrt{2\pi}\,\Delta R_p}$$
\(\Phi\): 도즈(cm⁻², 단위 면적당 주입한 이온 수), \(R_p\): 투영 비정(Projected Range), 평균 정지 깊이. \(\Delta R_p\): 깊이의 표준편차(Straggle). 예: 인을 300 keV, \(\Phi = 2\times10^{12}\) cm⁻²로 주입하면 \(R_p \approx 0.38\) µm, \(\Delta R_p \approx 0.095\) µm이고 \(N_{\text{peak}} = 2\times10^{12} / (2.507 \times 9.5\times10^{-6}\ \text{cm}) \approx 8\times10^{16}\) cm⁻³이다.

같은 에너지라면 가벼운 이온이 더 깊이 들어간다. 100 keV에서 붕소는 약 0.3 µm, 인은 약 0.12 µm, 비소는 약 0.06 µm에 멈춘다. 그래서 얕고 날카로운 층에는 무거운 이온을, 깊은 층에는 가벼운 이온이나 높은 에너지를 쓴다.

이온 빔 감광막 마스크 TG FD p 웰 n형 PD 깊은 n p⁻ 에피층 p⁺ 피닝층 B, 수~수십 keV PD n 영역 P·As, 수백 keV 깊은 n · 분리 p 수백 keV~MeV TG 채널 문턱·전위 조절
그림 13-2. 한 픽셀을 만드는 주입들(개략). 마스크를 바꿔 가며 종류·에너지·도즈가 다른 주입을 십여 번 겹친다. 에너지와 도즈의 값은 대략적인 범위다.

포토다이오드는 주입 한 번으로 만들어지지 않는다. 얕은 고농도 p⁺ 층, 그 아래의 n 영역, 깊은 곳의 전자를 끌어올리는 깊은 n 영역을 따로 주입해 겹친다. 깊이에 따른 순 농도(도너 − 억셉터)의 부호가 바뀌는 곳이 접합이다. 도즈에는 직관적인 의미가 있다. 10¹² cm⁻²는 1 µm²당 도펀트 원자 1만 개다. 핀드 포토다이오드는 n 영역이 완전히 비워지는 구조이므로, n 영역의 순 도즈가 곧 단위 면적당 담을 수 있는 전자 수의 눈금이 된다. 도즈가 몇 % 흔들리면 풀웰과 피닝 전압이 그만큼 흔들린다.

SIMULATOR

이온 주입 깊이 프로파일

이온 종
깊이 범위
투영 비정 Rp—
표준편차 ΔRp—
피크 농도—
누적 주입 수—
접합 깊이—
세로축은 농도(로그 눈금), 가로축은 표면에서의 깊이. 점선은 지금 조절 중인 주입, 가는 선은 추가해 둔 주입, 굵은 선은 배경 p⁻ 에피(10¹⁵ cm⁻³)까지 합친 순 농도다(파랑 = n형, 빨강 = p형). 비정 값은 비정질 타깃 근사에 맞춘 교육용 보간이며, 어닐링은 표준편차를 \(\sqrt{\Delta R_p^2 + L^2}\)로 넓히는 것으로만 반영했다. 해볼 것: ① 같은 100 keV에서 B, P, As의 깊이를 비교한다. ② 도즈를 10배 올리면 곡선이 모양 그대로 위로 한 눈금 올라간다. ③ 'PD 레시피'를 누르면 얕은 B, As, 깊은 P 두 번이 겹쳐 p⁺–n–p⁻ 구조가 만들어진다. 접합이 두 군데 생기는 것을 확인하자. ④ 깊이 범위를 0.5 µm로 바꾸고 어닐링 확산 길이를 늘리면 표면 p⁺ 층이 퍼지면서 얕은 접합이 깊어진다.

어닐링과 결함

주입된 이온은 실리콘 원자를 격자 자리에서 튕겨 내며 지나간다. 주입 직후의 실리콘은 손상투성이이고 도펀트는 격자 사이에 끼어 있어 전기적으로 동작하지 않는다. 약 1000 °C에서 수 초에서 수십 초 동안 가열하는 급속 열처리(RTA, Rapid Thermal Annealing)가 격자를 복구하고 도펀트를 격자 자리에 넣는다. 온도가 높고 시간이 길수록 복구는 잘되지만 도펀트가 확산해 애써 만든 프로파일이 뭉개진다. 시뮬레이터의 '어닐링 확산 길이'가 이 절충이다.

복구되지 않고 남은 결함, 그리고 공정 중에 들어온 금속 원자는 밴드갭 한가운데에 에너지 준위를 만든다. 7장에서 본 것처럼 이 준위는 열로 전자–정공 쌍을 만드는 디딤돌이 된다. 공핍 영역의 부피를 \(V\), 생성 수명을 \(\tau_g\)라 하면 초당 생성되는 암전자 수는

$$R_{\text{dark}} = \frac{n_i\,V}{2\,\tau_g},\qquad \tau_g \approx \frac{1}{\sigma\,v_{\text{th}}\,N_t}$$
\(n_i\): 진성 캐리어 농도(상온에서 약 \(10^{10}\) cm⁻³), \(\sigma\): 포획 단면적, \(v_{\text{th}}\): 열속도(약 \(10^7\) cm/s), \(N_t\): 깊은 준위 농도. 예: \(\sigma = 10^{-15}\) cm², \(N_t = 10^{11}\) cm⁻³이면 \(\tau_g\) = 1 ms. \(V\) = 1 µm³ = \(10^{-12}\) cm³에서 \(R_{\text{dark}} = 10^{10}\times10^{-12}/(2\times10^{-3})\) = 5 e⁻/s.

이 예에서 놀라운 점은 농도 10¹¹ cm⁻³가 1 µm³ 안에 원자 0.1개라는 사실이다. 평균은 0.1개이지만 원자는 쪼개지지 않으므로, 대부분의 픽셀에는 하나도 없고 열 개 중 하나꼴로 한 개가 들어 있다. 그 픽셀은 이 준위만으로 약 50 e⁻/s, 평균의 10배를 내고 나머지 픽셀에는 이 성분이 아예 없다. 8장에서 본 암전류 분포의 긴 꼬리, 즉 화이트 픽셀(White Pixel)은 이렇게 원자 한두 개의 문제다. 실리콘 원자가 1 cm³에 5×10²² 개 있으니, 10¹¹ cm⁻³는 5천억 분의 1의 순도를 요구하는 셈이다.

로직 공정과 무엇이 다른가

이미지 센서 공정은 로직 공정을 바탕으로 하지만, 디지털 회로라면 아무 문제가 되지 않을 것들이 화질을 망친다. 트랜지스터는 0과 1만 구분하면 되지만 픽셀은 전자 한 개 수준의 누설까지 영상에 드러내기 때문이다. 그래서 센서 공장은 기본 공정에 센서 전용 모듈을 더하고 관리 기준을 따로 둔다.

항목일반 로직 공정이미지 센서 공정
우선순위속도, 전력, 집적도누설(암전류), 균일도, 노이즈
전용 주입웰, 소스·드레인PD, 피닝층, TG 채널, 픽셀 분리 주입 추가
게이트 산화막얇은 막 중심픽셀은 2.8~3.3 V급 두꺼운 막. 전송에 필요한 전압 폭 확보
실리사이드전면 적용(저항 감소)픽셀 영역은 차단. 금속 실리사이드가 누설과 반사의 원인
금속 오염 기준수율에 영향 없는 수준화이트 픽셀 수로 관리하는 훨씬 엄격한 수준
식각형상과 속도PD 표면에 손상을 남기지 않는 조건
뒤 공정패드 형성 후 종료본딩, 박막화, 후면 공정, 광학층이 이어짐

금속 오염

철, 구리, 니켈, 텅스텐, 몰리브덴, 금 같은 금속은 실리콘 밴드갭 깊숙이 준위를 만든다. 앞 절의 계산대로 극미량으로도 화이트 픽셀이 생긴다. 오염원은 곳곳에 있다. 이온 주입기의 금속 부품에서 튕겨 나온 원자가 빔에 섞여 들어가고, 식각·증착 챔버의 벽, 세정액, 웨이퍼를 잡는 로봇 팔에서도 옮겨 온다. 금속마다 확산 속도가 달라 증상도 다르다. 빨리 확산하는 금속은 웨이퍼 전체에 퍼지고, 느리게 확산하는 무거운 금속은 들어온 자리에 남아 장비의 흔적 모양 그대로 화이트 픽셀 무늬를 만든다.

대책은 오염을 넣지 않는 것과 가두는 것 두 갈래다. 주입기의 빔 경로 부품을 실리콘이나 흑연으로 바꾸고, 센서 전용 장비를 지정해 다른 제품과 섞이지 않게 한다. 고농도 p⁺ 기판은 금속을 끌어당겨 붙잡는 게터링(Gettering) 역할을 해 에피층을 깨끗하게 유지한다. 재미있게도 이미지 센서는 그 자체가 가장 민감한 오염 측정기다. 수천만 픽셀의 암전류 분포를 고온에서 찍어 보면 어떤 화학 분석보다 먼저 오염이 드러난다.

플라즈마 손상

건식 식각과 플라즈마 증착은 이온, 전자, 자외선을 웨이퍼에 쏟아붓는다. 세 가지 경로로 손상이 생긴다.

그래서 포토다이오드 위는 주입 직후부터 보호 산화막으로 덮어 두고, 그 위에서 멈추는 식각만 허용한다. 게이트 측벽 스페이서를 깎는 식각처럼 피할 수 없는 공정은 이온 에너지를 낮추고, 마지막 수 nm는 습식 식각으로 마무리하기도 한다.

수소 패시베이션

실리콘과 산화막이 만나는 계면에는 짝을 잃은 결합손(Dangling Bond)이 남는다. 결합손은 계면 준위(Interface State)를 만들어 암전류의 원천이 된다. 이를 메우는 가장 오래되고 효과적인 방법이 수소다. 수소 원자가 결합손에 붙어 Si–H 결합을 만들면 그 준위는 밴드갭 밖으로 밀려나 전기적으로 사라진다.

패시베이션 전 SiO₂ Si 끊어진 결합에서 전자가 생성된다 수소 어닐링 후 HH Si–H 결합이 준위를 없앤다
그림 13-3. 실리콘–산화막 계면의 결합손(빨간 고리)과 수소 패시베이션. 수소는 배선 공정 마지막의 수소 분위기 열처리나 수소를 많이 품은 질화막에서 공급된다.

수소는 배선 공정 끝에 수소를 섞은 질소 분위기에서 400 °C 안팎으로 가열하는 열처리(Forming Gas Anneal)로 넣거나, 수소를 많이 품은 실리콘 질화막을 올려 두고 열로 내보내게 한다. 계면 준위 밀도는 한두 자릿수 줄어든다. 문제는 수소가 가야 할 길이다. 수소는 작아서 산화막은 잘 통과하지만 치밀한 질화막과 금속에는 막힌다. 배선 구조에 따라 어떤 픽셀에는 수소가 닿고 어떤 픽셀에는 덜 닿으면 암전류가 배선 패턴을 따라 무늬를 그린다. 또 Si–H 결합은 영구적이지 않다. 이후 공정의 열이나 자외선, 방사선(16장)으로 수소가 떨어져 나가면 암전류가 되돌아온다.

표면을 피하는 설계, 표면을 고치는 공정

핀드 포토다이오드는 표면에 정공을 채워 계면 준위가 전자를 내놓지 못하게 하는 설계다(2장). 수소 패시베이션은 계면 준위 자체를 줄이는 공정이다. 둘은 서로를 대신하지 못한다. 피닝층이 덮지 못하는 전송 게이트 가장자리, 얕은 트렌치 분리의 측벽, 뒤에서 볼 BSI 후면과 DTI 측벽에서는 공정 쪽의 몫이 크다.

BSI 공정 흐름: 뒤집고, 붙이고, 갈아 낸다

BSI가 무엇이고 왜 좋은지는 3장에서 보았다. 여기서는 만드는 순서를 따라간다. 배선까지 끝낸 픽셀 웨이퍼의 표면을 산화막으로 덮고 화학 기계 연마(CMP, Chemical Mechanical Polishing)로 평탄하게 만든다. 이 면을 다른 웨이퍼와 마주 붙인다. 상대 웨이퍼는 단순히 기계적 지지만 하는 캐리어 웨이퍼(Carrier Wafer)일 수도 있고, 적층형 센서(12장)라면 회로가 들어 있는 로직 웨이퍼다.

SIMULATOR

공정 순서 단면 스테퍼

붙이는 상대 웨이퍼
공정—
허용 온도—
픽셀 웨이퍼 실리콘 두께—
핵심 관리 변수—
픽셀 세 개의 단면이다. 층 두께는 보기 쉽게 과장했고 기판과 캐리어는 크게 줄여 그렸다. 해볼 것: ① 3단계에서 4단계로 넘어갈 때 그림 전체가 뒤집힌다. 포토다이오드가 위에서 아래로 내려가는 것을 확인하자. ② 뒤로 갈수록 온도 한계가 1000 → 400 → 250 °C로 낮아지는 것을 따라가 보자. ③ 상대 웨이퍼를 '로직'으로 바꾸면 본딩 계면에 구리 패드가 나타난다.

웨이퍼 본딩

접착제는 쓰지 않는다. 충분히 평탄하고 깨끗한 두 산화막 표면은 맞대기만 해도 달라붙는다. 플라즈마로 표면을 활성화하고 물로 씻어 수산기(–OH)를 입히면 상온에서 수소 결합으로 붙고, 이후 수백 °C의 열처리에서 물이 빠져나가며 Si–O–Si 공유 결합으로 바뀐다. 이를 직접 본딩(Direct / Fusion Bonding)이라 한다. 조건은 까다롭다.

박막화

붙인 뒤에는 픽셀 웨이퍼의 뒷면을 775 µm에서 수 µm까지 줄인다. 한 가지 방법으로는 불가능하므로 거친 방법에서 고운 방법으로 넘어간다.

순서방법제거량특징
1기계 연삭 (Grinding)수백 µm빠르지만 표면 아래 수 µm에 균열과 손상층이 남는다
2습식 식각수십 µm손상층을 녹여 없앤다. 도핑 농도에 따라 식각 속도가 달라지는 약액을 써서 p⁺ 기판과 p⁻ 에피의 경계에서 식각이 느려지게 한다
3CMP · 마무리 식각µm 이하최종 두께와 표면 거칠기를 맞춘다

p⁺ 기판과 p⁻ 에피의 경계는 저절로 식각 정지층(Etch Stop) 역할을 한다. 연삭만으로는 300 mm 웨이퍼 전체에서 두께를 µm 이하로 맞출 수 없지만, 식각이 경계에서 스스로 느려지면 처음의 에피 두께 균일도가 그대로 최종 두께 균일도가 된다. 매립 산화막이 있는 SOI 웨이퍼를 써서 산화막을 정지층으로 삼는 방법도 있다. 연삭 전에는 웨이퍼 가장자리를 미리 깎아 내(Edge Trimming) 얇아진 가장자리가 칼날처럼 깨져 나가는 것을 막는다.

두께 편차가 색을 바꾼다

웨이퍼 안에서 가장 두꺼운 곳과 얇은 곳의 차이를 TTV(Total Thickness Variation)라 한다. BSI에서 실리콘 두께 \(d\)는 곧 빛이 흡수될 수 있는 경로 길이다. 흡수 길이가 \(L(\lambda)\)인 빛이 한 번 통과하며 흡수되는 비율과, 두께 변화 \(\Delta d\)에 대한 상대 변화는

$$\eta(d) = 1 - e^{-d/L},\qquad \frac{\Delta\eta}{\eta} = \frac{e^{-d/L}}{1-e^{-d/L}}\cdot\frac{\Delta d}{L}$$
예: \(d\) = 3 µm, \(\Delta d\) = 0.3 µm. 적색 620 nm(\(L \approx 2.6\) µm)는 \(\Delta\eta/\eta = (0.315/0.685)\times(0.3/2.6) \approx 5.3\,\%\), 녹색 530 nm(\(L \approx 1.3\) µm)는 약 2.5 %, 청색 450 nm(\(L \approx 0.4\) µm)는 0.04 %다.

청색은 표면 근처에서 다 흡수되므로 두께와 무관하다. 적색은 3 µm로는 다 흡수되지 않으므로 두께가 달라지는 만큼 감도가 따라 변한다. 결과는 단순한 밝기 차이가 아니라 색 비율의 변화다. 웨이퍼 중심의 다이와 가장자리의 다이가 서로 다른 화이트 밸런스와 색 보정 행렬을 필요로 하게 되고, 한 다이 안에서 두께가 기울면 화면 한쪽이 붉어지는 색 쉐이딩이 된다.

SIMULATOR

BSI 실리콘 두께와 색별 흡수

흡수율 B / G / R—
R 응답 편차—
G 응답 편차—
R/G 비의 변화—
850 nm 흡수율—
곡선은 두께에 따른 흡수율(반사 손실과 컬러 필터 투과율은 제외), 세로 띠는 웨이퍼 안의 두께 분포 범위(d ± TTV/2)다. 아래 띠는 회색 물체를 찍었을 때 웨이퍼의 얇은 쪽에서 두꺼운 쪽으로 가며 나타나는 색 편차를 8배 과장해 보여 준다. 흡수 길이는 450 / 530 / 620 / 850 nm에서 약 0.4 / 1.3 / 2.6 / 19 µm로 두었다. 해볼 것: ① 두께 3 µm, TTV 0.3 µm에서 얇은 쪽이 푸르스름하고 두꺼운 쪽이 붉게 보인다. ② 두께를 6 µm로 늘리면 같은 TTV에서 편차가 줄어든다. 흡수가 포화에 가까워지기 때문이다. ③ 850 nm는 어떤 두께에서도 포화하지 않아 두께에 거의 비례한다. 실제 센서에서는 여기에 박막 간섭에 의한 파장별 잔물결이 더해진다.

후면 패시베이션

갈아 낸 뒷면은 새로 생긴 실리콘 표면이다. 결합손이 가득하고, 하필 청색광이 흡수되는 바로 그 자리다. 전면에서는 고온 산화와 p⁺ 주입, 어닐링으로 표면을 다스렸지만 후면에서는 이미 배선이 있어 400 °C 안팎을 넘길 수 없다. 주입한 붕소를 활성화할 온도를 쓸 수 없다는 뜻이다. 해법은 두 가지다.

이 위에 반사방지막을 올린다. 반사방지막의 원리는 2장에서 다루었다. 공정에서 중요한 것은 막 두께의 균일도다. 두께가 수 nm만 달라져도 반사율이 최소가 되는 파장이 이동해 TTV와 비슷한 색 편차를 만든다.

DTI 형성: 깊고 좁은 도랑을 파고 메우기

DTI가 빛과 전자를 어떻게 가두는지는 3장에서 보았다. 만드는 쪽에서 보면 DTI는 폭 약 0.1 µm, 깊이 수 µm의 도랑이다. 깊이를 폭으로 나눈 종횡비(Aspect Ratio)가 20~40에 이른다.

$$\mathrm{AR} = \frac{\text{depth}}{\text{width}},\qquad \text{e.g. } \frac{3\ \mu\text{m}}{0.1\ \mu\text{m}} = 30$$
픽셀 피치 0.7 µm에서 트렌치 폭이 0.1 µm이면 한 변의 14 %, 면적으로는 약 27 %가 트렌치다. 폭을 줄이면 빛을 받는 실리콘이 늘지만 종횡비가 올라가 식각과 충전이 어려워진다.

공정은 세 단계다.

  1. 식각: 고종횡비 식각은 깎는 단계와 측벽을 보호막으로 덮는 단계를 번갈아 하거나, 두 작용이 동시에 일어나도록 가스를 섞어 진행한다. 측벽이 수직에서 1°만 기울어도 3 µm 아래에서는 폭이 0.1 µm 달라지므로 트렌치가 닫히거나 벌어진다. 깊이가 깊어질수록 식각 가스가 바닥까지 닿기 어려워 속도가 떨어지고, 넓은 트렌치가 좁은 트렌치보다 깊게 파이는 현상도 생긴다. 트렌치가 교차하는 십자 지점은 열린 면적이 넓어 더 깊이 파인다.
  2. 측벽 패시베이션: 식각으로 드러난 측벽은 손상된 실리콘 표면이다. 픽셀 하나의 측벽 면적은 윗면보다 훨씬 넓다. 0.7 µm 픽셀에 깊이 3 µm이면 측벽이 4 × 0.7 × 3 = 8.4 µm²로, 윗면 0.49 µm²의 17배다. 이 면을 다스리지 못하면 DTI는 크로스토크를 줄이는 대신 암전류를 키운다. 방법은 뒤에서 볼 공정 순서에 따라 달라진다.
  3. 충전: 좁고 깊은 틈을 빈틈없이 메워야 한다. 입구가 먼저 막히면 안에 공동(Void)이 남는다. 원자층 증착처럼 표면을 따라 한 층씩 자라는 방법이 필요하다. 채우는 물질은 산화물, 폴리실리콘, 금속(텅스텐 등)이 쓰인다. 산화물은 굴절률이 낮아 빛을 반사로 되돌리고 흡수가 없다. 금속은 빛을 완전히 막지만 일부를 흡수해 감도를 깎는다. 전도성 물질을 넣으면 전압을 걸어 측벽에 정공을 모으는 데 쓸 수 있다.
공정 순서 → FDTI 트렌치 식각·충전 주입·어닐링 배선 본딩·박막화 후면: 트렌치 끝 노출 고온을 쓸 수 있다 → 측벽 산화·도핑·어닐링으로 손상 복구 BDTI 주입·어닐링 배선 본딩·박막화 후면에서 식각·충전 그리드·CF 400 °C 안팎 이하 → 고정 음전하막(ALD)으로 측벽 패시베이션 약 1000 °C 가능 배선 이후 저온만 가능
그림 13-4. 전면 DTI(FDTI)와 후면 DTI(BDTI)의 차이는 트렌치를 파는 시점이다(빨간 상자). 시점이 쓸 수 있는 온도를 정하고, 온도가 측벽을 다스리는 방법을 정한다.
항목FDTI (전면에서, 소자 공정 앞)BDTI (후면에서, 박막화 뒤)
식각 시점트랜지스터·배선보다 먼저본딩·박막화 뒤
깊이실리콘 전체 두께를 관통후면에서 일부 깊이(전면의 소자를 건드리지 않게 멈춤)
쓸 수 있는 온도약 1000 °C까지400 °C 안팎 이하
측벽 패시베이션열 산화, 측벽 도핑 후 어닐링, 전도성 충전재에 음전압ALD 고정 음전하막
충전재이후의 고온을 견디는 산화물·폴리실리콘산화물, 금속도 가능
어려운 점트렌치가 있는 채로 모든 소자 공정을 진행. 응력과 결함, 픽셀 내 소자 배치 제약식각 손상을 열로 복구할 수 없음. 깊이 제어(멈추는 위치)

BDTI는 기존 BSI 공정 뒤에 덧붙이면 되어 도입이 쉬웠고, FDTI는 공정 전체를 다시 짜야 하지만 픽셀을 완전히 분리한다. 구조적 장단점은 3장의 표를 참고하자. 공정 관점의 요점은 하나다. 같은 모양의 도랑이라도 언제 파느냐에 따라 전혀 다른 공정이 된다.

하이브리드 본딩: 나노미터를 다루는 접합

적층형 센서에서 픽셀 웨이퍼와 로직 웨이퍼를 구리 패드로 직접 잇는 구조와 그 이점은 12장에서 다루었다. 여기서는 그 접합이 성립하기 위한 공정 조건을 본다. 하이브리드 본딩(Hybrid Bonding)은 앞 절의 산화막 직접 본딩에 금속 접합을 더한 것이다. 한 표면에 산화막과 구리가 함께 드러나 있고, 산화막끼리와 구리끼리가 동시에 붙어야 한다.

(a) CMP 후 디싱 수 nm 구리를 산화막보다 살짝 낮게 (b) 상온 접합 산화막끼리 먼저 구리 사이는 틈 (c) 어닐링 구리가 팽창해 틈을 메우고 결합 (d) 정렬 오차 δ a 겹친 면적만 전류가 흐른다 단면 (a)~(c)와 위에서 본 패드 (d). 치수는 과장.
그림 13-5. 하이브리드 본딩. (a) CMP로 구리를 산화막보다 수 nm 낮게 만든다. (b) 상온에서 산화막끼리 먼저 붙는다. (c) 열처리에서 구리가 산화막보다 많이 팽창해 서로 닿고 원자가 섞여 결합한다. (d) 두 웨이퍼의 패드가 δ만큼 어긋나면 접촉 면적이 줄어든다.

CMP 디싱: 수 nm의 창

CMP에서 무른 구리는 단단한 산화막보다 빨리 깎여 패드 가운데가 접시처럼 파인다. 이를 디싱(Dishing)이라 한다. 하이브리드 본딩은 이 디싱을 없애는 것이 아니라 정해진 양만큼 남기는 공정이다.

얼마나 들어가 있어도 되는지는 열팽창이 정한다. 구리의 열팽창 계수는 약 17 ppm/K, 산화막은 약 0.5 ppm/K다. 깊이 \(h\)인 패드가 \(\Delta T\)만큼 가열될 때 산화막 표면 대비 구리가 솟는 높이는 대략

$$\Delta h \approx (\alpha_{\text{Cu}} - \alpha_{\text{ox}})\,h\,\Delta T$$
예: \(h\) = 500 nm, \(\Delta T\) = 300 K이면 \(\Delta h \approx 16.5\times10^{-6}\times500\times300 \approx 2.5\) nm. 구리는 옆이 산화막에 갇혀 있어 위로 더 밀려 나오므로 실제로는 이보다 조금 크다. 어느 쪽이든 수 nm다. 양쪽 웨이퍼의 디싱을 합친 값이 이 범위 안에 들어와야 한다.

300 mm 웨이퍼 전체, 수억 개의 패드에서 디싱을 수 nm 안에 맞춰야 한다는 뜻이다. 패드가 크면 디싱이 깊어지고, 패드가 빽빽한 곳과 성긴 곳에서 연마 속도가 다르다. 그래서 설계 단계에서 패드 크기를 통일하고, 신호가 없는 자리에도 더미 패드를 깔아 밀도를 고르게 한다.

표면 활성화와 어닐링

CMP 뒤에는 플라즈마로 산화막 표면을 활성화하고 세정한 다음 두 웨이퍼를 정렬해 가운데부터 접촉시킨다. 접합면이 가운데에서 가장자리로 퍼져 나가며 공기를 밀어낸다. 이후 200~400 °C에서 열처리하면 산화막 결합이 강해지고 구리가 팽창해 맞닿는다. 맞닿은 구리는 확산과 결정립 성장으로 경계가 사라지며 하나가 된다. 온도는 이미 만들어진 배선과 소자가 견디는 한도 안이어야 하므로, 더 낮은 온도에서 잘 붙도록 구리의 결정 방향과 결정립 크기를 조절하는 연구가 이어지고 있다.

오버레이와 패드 피치

두 웨이퍼의 패턴이 어긋난 정도를 오버레이(Overlay)라 한다. 한 변이 \(a\)인 정사각 패드 두 개가 x, y 방향으로 각각 \(\delta_x, \delta_y\)만큼 어긋나면 겹치는 면적 비율은

$$\frac{A_{\text{contact}}}{a^2} = \left(1-\frac{|\delta_x|}{a}\right)\left(1-\frac{|\delta_y|}{a}\right),\qquad g = p - a - |\delta|$$
\(p\): 패드 피치, \(g\): 어긋난 패드와 이웃 패드 사이에 남는 간격. 예: \(p\) = 1 µm, \(a\) = 0.5 µm, \(\delta_x = \delta_y\) = 0.1 µm이면 접촉 면적은 \(0.8\times0.8\) = 64 %, 이웃과의 간격은 0.5 µm에서 0.4 µm로 줄어든다. 같은 0.1 µm 오차가 피치 3 µm(\(a\) = 1.5 µm)에서는 접촉 면적 87 %다.

접촉 면적이 줄면 접촉 저항이 커지고 전류가 좁은 곳에 몰려 신뢰성이 나빠진다. 간격이 줄면 이웃 패드와의 누설이나 단락 위험이 커진다. 피치를 절반으로 줄이려면 오버레이도 절반으로 줄여야 한다. 오버레이는 정렬 장비의 정밀도만으로 정해지지 않는다. 두 웨이퍼가 서로 다른 공정을 거치며 다르게 휘고 늘어나 있기 때문에, 중심에서 맞춰도 가장자리에서 어긋난다. 300 mm 웨이퍼에서 배율이 1 ppm만 달라도 가장자리에서는 150 nm가 어긋난다. 한쪽 패드를 크게, 반대쪽을 작게 만들어 어긋나도 접촉 면적이 유지되게 하는 설계도 쓰인다.

웨이퍼끼리 붙이면 수율이 곱해진다

웨이퍼 대 웨이퍼 본딩은 좋은 다이만 골라 붙일 수 없다. 픽셀 웨이퍼의 양품 다이가 로직 웨이퍼의 불량 다이 위에 놓이면 함께 버려진다. 최종 수율은 두 웨이퍼의 수율과 본딩 수율의 곱이다. 또 두 웨이퍼의 다이 크기가 같아야 하므로, 로직 회로가 작아도 픽셀 다이 크기만큼의 면적을 쓴다. 수율 계산은 뒤의 절에서 이어진다.

컬러 필터와 마이크로렌즈 공정

후면 패시베이션과 금속 그리드까지 끝나면 마지막으로 유기물 광학층을 올린다. 재질과 광학적 역할은 3장과 4장에서 다루었으므로 여기서는 만드는 방법만 본다.

컬러 필터: 색마다 한 번씩 포토 공정

컬러 필터 재료는 안료를 분산시킨 감광성 수지다. 재료 자체가 포토레지스트이므로 식각 없이 노광과 현상만으로 패턴이 남는다. 빛을 받은 부분이 굳어 남는 네거티브형이 일반적이다.

  1. 웨이퍼에 한 가지 색의 수지를 회전 도포한다. 두께는 회전 속도와 점도로 정한다.
  2. 그 색이 남아야 할 픽셀에만 자외선을 쬔다. 주로 i선(365 nm) 노광기를 쓴다.
  3. 현상액으로 빛을 받지 않은 부분을 씻어 내고, 열로 굳힌다.
  4. 다음 색으로 1~3을 반복한다. 베이어 배열이면 세 번이다.

어려움은 재료의 모순에서 온다. 색을 내려면 안료가 빛을 흡수해야 하는데, 패턴을 새기려면 노광 빛이 막 바닥까지 닿아야 한다. 안료 농도를 올려 막을 얇게 만들수록 노광이 어려워지고 패턴 모서리가 둥글어진다. 픽셀이 1 µm 아래로 내려가면 이 해상도 한계가 드러난다. 먼저 만든 색의 가장자리에 다음 색이 겹치거나 틈이 생기면 그 부분은 색이 섞이거나 필터 없는 빛이 샌다. 대응은 여러 가지다. 격자 모양의 낮은 굴절률 벽이나 금속 그리드를 먼저 세우고 그 칸 안에 필터를 채워 경계를 그리드가 정하게 하는 방법, 필터 막을 도포한 뒤 건식 식각으로 패턴을 새기는 방법이 쓰인다. 같은 색이 2×2로 모인 쿼드 베이어 배열(4장)은 필터 패턴 하나의 크기가 두 배이므로 공정 쪽에서는 한결 수월하다.

관리 변수는 색별 막 두께와 그 균일도다. 필터의 투과율은 두께에 지수적으로 의존하므로, 회전 도포에서 생기는 중심과 가장자리의 두께 차이가 그대로 색 편차가 된다. 아래에 이미 요철(그리드, 앞서 만든 색)이 있으면 도포한 수지가 그 주변에서 두껍게 고여 줄무늬를 만든다.

마이크로렌즈: 표면 장력으로 만드는 렌즈

지름 1 µm짜리 렌즈를 깎아 만들 수는 없다. 대신 액체의 표면 장력이 구면을 만들게 한다.

(a) 레지스트 패턴 평탄화층 / CF 픽셀마다 섬 모양 t (b) 리플로우 틈 = 버려지는 빛 녹여서 구면으로 붙으면 합쳐지므로 틈 필요 (c) 에치백 전사 틈 없는 렌즈 건식 식각으로 아래층에 모양을 옮기며 틈을 닫는다
그림 13-6. 마이크로렌즈 형성. (a) 감광막을 픽셀마다 네모난 섬으로 남긴다. (b) 가열하면 녹아 흐르며 표면 장력으로 구면이 된다. (c) 이 모양을 건식 식각으로 아래의 렌즈 재료층에 옮기면서 틈을 닫아 틈 없는 렌즈를 만든다.

리플로우(Thermal Reflow) 방식은 섬 모양 감광막을 유리 전이 온도 위로 가열한다. 수지가 흐르면서 표면적을 최소로 하려는 표면 장력이 구면을 만든다. 렌즈의 모양은 처음 감광막의 부피가 정한다. 바닥 반지름 \(r\), 높이 \(h\)인 구면 캡의 부피와 곡률 반지름은

$$V = \frac{\pi h\,(3r^2+h^2)}{6},\qquad R = \frac{r^2+h^2}{2h},\qquad f_{\text{air}} = \frac{R}{n-1}$$
원기둥 감광막(두께 \(t\))의 부피 \(\pi r^2 t\)가 보존된다고 하면 \(t = h(3r^2+h^2)/(6r^2)\). 예: \(r\) = 0.5 µm, \(h\) = 0.3 µm이면 \(R\) = 0.57 µm, \(n\) = 1.6일 때 공기 중 초점 거리 0.94 µm, 필요한 감광막 두께는 0.17 µm다. 두께가 10 nm 달라지면 렌즈 높이가 약 15 nm, 즉 약 5 % 달라진다.

리플로우의 약점은 틈이다. 녹은 수지가 이웃과 닿으면 물방울처럼 하나로 합쳐지므로 렌즈 사이에 간격을 남겨야 한다. 그 틈으로 들어온 빛은 모이지 않는다. 픽셀이 작아질수록 틈이 차지하는 비율이 커진다. 에치백(Etch-back) 방식은 리플로우로 만든 렌즈를 마스크 삼아 건식 식각으로 아래층을 깎는다. 깎는 동안 렌즈 가장자리가 넓어지도록 조건을 잡으면 이웃 렌즈가 서로 맞닿아 갭리스 렌즈(Gapless Microlens)가 된다. 아래층을 무기물로 하면 열과 자외선에 강한 렌즈도 만들 수 있다. 농담이 있는 마스크로 감광막의 높이를 직접 조각하는 방법도 쓰인다.

오버레이: 의도한 이동과 의도하지 않은 이동

5장에서 본 대로 화면 가장자리의 마이크로렌즈와 컬러 필터는 주광선각에 맞춰 일부러 광축 쪽으로 밀어 배치한다. 이것은 마스크에 그려 넣은 설계값이다. 공정의 오버레이 오차는 여기에 더해지는 의도하지 않은 이동이다. 피치 0.7 µm 픽셀에서 50 nm의 오차는 피치의 7 %다. 렌즈가 한쪽으로 치우치면 초점이 픽셀 중심을 벗어나 감도가 떨어지고 이웃 픽셀로 새는 빛이 늘어난다. 한 렌즈 아래 여러 포토다이오드를 두는 위상차 검출 픽셀(12장)에서는 좌우 신호의 균형이 깨지므로 영향이 더 크다. 후면의 구조물은 실리콘 반대편에 있는 전면의 포토다이오드에 맞춰 정렬해야 한다는 점도 BSI 특유의 어려움이다. 실리콘을 투과하는 적외선으로 전면의 정렬 표식을 보거나, 표식을 후면에서 보이도록 미리 만들어 둔다.

웨이퍼 테스트와 수율

공정이 끝난 웨이퍼는 자르기 전에 다이마다 검사한다. 바늘이 촘촘히 박힌 프로브 카드(Probe Card)를 다이의 패드에 눌러 전원과 신호를 연결하고 실제로 영상을 찍는다. 이미지 센서의 프로브 테스트가 다른 칩과 다른 점은 빛이 필요하다는 것이다. 프로브 카드 가운데에 창을 내고 그 위에 균일한 조명을 둔다. 조명의 색온도, 밝기, 입사각 분포가 판정을 좌우하므로 광원 자체가 교정 대상이다.

검사조건찾는 것
전기 기본 검사빛 없음단선·단락, 소비 전류, 레지스터·인터페이스 동작
암 영상차광, 긴 노출이나 고온화이트 픽셀, 암전류 평균과 분포, 행·열 고정 패턴
균일 조명 영상중간 밝기와 포화 근처어두운 픽셀(죽은 픽셀), 감도 불균일, 색 채널 비, 줄 결함
얼룩 검사균일 조명, 저주파 필터파티클 그림자, 필터 두께 얼룩, 긁힘
기능 검사동작 모드별HDR·비닝 모드, 위상차 픽셀, 내장 메모리

측정 방법 자체는 8장의 특성 평가와 같다. 다른 점은 다이 하나에 쓸 수 있는 시간이 수 초뿐이라는 것이다. 그래서 정밀한 값을 재기보다 기준을 넘는지 여부를 빨리 가린다.

결함 픽셀: 버리는 것과 고쳐 쓰는 것

수천만 픽셀이 모두 완벽한 다이는 사실상 없다. 그래서 센서는 결함 픽셀을 몇 개까지, 어떤 모양까지 허용할지를 사양으로 정한다. 홀로 떨어진 결함 픽셀은 주변 같은 색 픽셀의 값으로 채워 넣으면 눈에 띄지 않는다(10장). 반면 같은 색 픽셀 두세 개가 붙어 있는 클러스터 결함(Cluster Defect)은 채워 넣을 이웃이 없어 영상에 흔적이 남고, 행이나 열 전체가 죽은 줄 결함은 대개 허용되지 않는다. 테스트에서 찾은 결함 픽셀의 좌표, 즉 결함 픽셀 맵은 센서 안의 일회성 기록 메모리(OTP)에 써 두었다가 사용할 때 보정에 쓴다.

화이트 픽셀 기준은 수율과 직접 맞바꾸는 값이다. 기준을 엄격하게 잡으면 화질은 좋아지지만 버리는 다이가 늘어난다. 차량용처럼 고온에서 동작하는 센서(15장)는 고온에서의 화이트 픽셀 수로 판정하므로 같은 웨이퍼라도 수율이 낮게 나온다. 등급을 나눠 용도별로 파는 것도 흔한 방법이다.

수율 모델

18장에서는 다이 크기가 웨이퍼 한 장에서 나오는 다이 개수를 어떻게 정하는지 보았다. 여기서는 그 가운데 몇 개가 양품인지를 본다. 다이를 죽이는 결함이 웨이퍼 위에 단위 면적당 평균 \(D_0\)개의 밀도로 무작위로 흩어져 있다면, 면적 \(A\)인 다이에 결함이 하나도 없을 확률은 포아송 분포의 0번째 항이다.

$$Y_{\text{Poisson}} = e^{-A D_0},\qquad Y_{\text{Murphy}} = \left(\frac{1-e^{-A D_0}}{A D_0}\right)^{2},\qquad Y_{\text{NB}} = \left(1+\frac{A D_0}{\alpha}\right)^{-\alpha}$$
\(A D_0\): 다이 하나에 떨어지는 평균 결함 수. 머피 모델은 결함 밀도가 웨이퍼 안에서 균일하지 않다고 보고 삼각 분포로 평균한 것이고, 음이항(NB) 모델의 \(\alpha\)는 결함이 뭉치는 정도다(\(\alpha\)가 작을수록 많이 뭉친다. \(\alpha \to \infty\)이면 포아송과 같다). 예: \(A\) = 0.5 cm², \(D_0\) = 0.3 cm⁻²이면 \(A D_0\) = 0.15, 포아송 86.1 %, 머피 86.2 %. \(A D_0\) = 2이면 포아송 13.5 %, 머피 18.7 %.

두 가지를 읽어 낼 수 있다. 첫째, 수율은 다이 면적에 지수적으로 떨어진다. 36 × 24 mm 풀프레임 센서(8.64 cm²)는 \(D_0\) = 0.1 cm⁻²에서도 포아송 수율이 42 %다. 같은 결함 밀도에서 0.5 cm² 모바일 센서는 95 %다. 큰 센서가 면적 비례보다 훨씬 비싼 이유다. 둘째, 결함이 뭉쳐 있으면 같은 평균 결함 밀도에서도 수율이 높다. 결함 스무 개가 한 다이에 몰리면 다이 하나만 죽지만, 고르게 흩어지면 스무 개가 죽는다. 다이가 클수록 이 차이가 벌어진다.

이미지 센서에는 로직 칩과 다른 사정이 두 가지 더 있다. 하나는 픽셀 어레이 안에서 픽셀 하나만 죽이는 결함은 보정으로 살릴 수 있다는 점이다. 다이를 죽이는 결함 밀도 \(D_0\)에는 줄 결함이나 클러스터를 만드는 결함과 주변 회로의 결함만 들어간다. 다른 하나는 로직 칩이라면 아무 문제 없을 표면의 이물과 얼룩이 센서에서는 불량이 된다는 점이다. 화이트 픽셀 기준에 의한 탈락은 결함 하나의 유무가 아니라 다이 전체의 통계로 정해지므로 위 식과 별도로 곱해진다.

$$Y_{\text{total}} = Y_{\text{defect}}\times Y_{\text{spec}},\qquad Y_{\text{stacked}} = Y_{\text{pixel}}\times Y_{\text{logic}}\times Y_{\text{bond}}$$
예: 픽셀 웨이퍼 90 %, 로직 웨이퍼 92 %, 본딩 98 %이면 적층 다이의 수율은 \(0.90\times0.92\times0.98\) = 81 %.
SIMULATOR

결함 밀도와 웨이퍼 수율

결함 분포
총 다이 수—
다이당 평균 결함 A·D₀—
포아송 / 머피 예측—
이 웨이퍼 (결함만)—
화이트 픽셀 기준 탈락—
최종 수율—
300 mm 웨이퍼(가장자리 3 mm 제외)에 가로세로 4:3 다이를 배치했다. 검은 점은 다이를 죽이는 결함, 초록은 양품, 빨강은 결함에 맞은 다이, 노랑은 화이트 픽셀 수가 기준을 넘은 다이다. 화이트 픽셀 수는 다이마다 로그 정규 분포로 흩어지고 웨이퍼 가장자리로 갈수록 많다고 가정했으며, 허용 한도는 웨이퍼 평균의 몇 배까지 받아 주는지다. 곡선은 세 수율 모델(음이항은 α = 2), 점은 이 웨이퍼의 실제 결과다. 해볼 것: ① 다이 크기를 8 mm에서 36 mm로 키우면 같은 결함 밀도에서 수율이 무너진다. ② 다이를 24 mm 이상으로 두고 분포를 '클러스터'로 바꾸면 결함 수는 같은데 양품이 늘어난다. 점이 포아송 곡선 위로 올라가는 것을 확인하자. ③ 화이트 픽셀 한도를 1.5배로 조이면 가장자리 다이부터 노랗게 변한다.

다이싱과 패키징

테스트가 끝난 웨이퍼는 낱개 다이로 자르고(Dicing), 전기 연결과 보호를 위한 패키지에 넣는다. 다른 칩은 검은 수지로 통째로 덮으면 되지만 이미지 센서는 그럴 수 없다. 빛이 들어갈 창이 있어야 하고, 마이크로렌즈 위에는 공기층이 있어야 한다. 마이크로렌즈는 굴절률이 약 1.6인 재료가 굴절률 1인 공기와 만나는 면에서 빛을 꺾는다. 그 위를 굴절률 1.5의 수지나 접착제로 채우면 굴절률 차이가 사라져 렌즈가 거의 동작하지 않는다. 그래서 센서 패키지는 대개 픽셀 위에 빈 공간(Cavity)을 두고 유리로 덮는다.

다이싱

회전하는 다이아몬드 날로 자르는 방법은 물을 뿌려 가며 진행하고 실리콘 가루가 생긴다. 마이크로렌즈가 드러난 센서에서는 그 가루가 곧 불량이다. 그래서 자르기 전에 보호막을 입히거나, 레이저로 웨이퍼 내부에 개질층을 만든 뒤 테이프를 늘려 쪼개는 건식 방법을 쓴다. 뒤에 나올 웨이퍼 레벨 패키지는 유리를 먼저 붙인 다음 자르므로 이 문제에서 자유롭다.

COB (와이어 본딩) 기판 (PCB) 센서 다이 IR 컷 필터 / 유리 공기층 (수백 µm) 금 와이어 홀더 웨이퍼 레벨 CSP 커버 글라스 센서 다이 캐비티 댐 TSV + 재배선 솔더 볼 패키지 크기 = 다이 크기
그림 13-7. 두 가지 대표 패키지. COB는 다이를 기판에 붙이고 금 와이어로 연결한 뒤 필터가 달린 홀더로 덮는다. 웨이퍼 레벨 CSP는 웨이퍼 상태에서 유리를 붙이고 뒷면으로 관통 전극과 재배선을 낸다.
방식연결장점약점주 용도
COB (Chip on Board)다이를 기판에 직접 붙이고 와이어 본딩유리가 픽셀에서 멀어 파티클에 관대, 높이를 낮추기 쉽고 큰 다이에 적합다이가 드러난 채 조립하므로 청정 조립 라인이 필요고화소 스마트폰 카메라
CSP / WLCSP (Wafer-Level Chip Scale Package)웨이퍼 단계에서 유리 접합, 관통 전극(TSV)과 재배선(RDL), 솔더 볼웨이퍼 단위로 한꺼번에 처리해 싸고, 조립 때 픽셀이 이미 밀봉되어 있음유리가 픽셀에 가까워 유리 위 이물이 영상에 보이기 쉽고, 유리에 의한 반사·플레어, 큰 다이는 비용이 불리저·중화소, 소형 모듈, 차량·보안 일부
플립칩 (Flip Chip)패드 위에 범프를 올리고, 창이 뚫린 기판의 아랫면에 다이의 수광면 쪽을 직접 접합와이어 고리 높이가 없어 얇고 연결이 짧음기판과 다이의 열팽창 차이가 범프에 응력, 조립 정밀도두께가 중요한 모듈
세라믹·수지 캐비티 패키지패키지 안에 다이 접착, 와이어 본딩, 유리 뚜껑 밀봉기밀성과 방열, 장기 신뢰성크고 비쌈차량, 산업, 대형 센서

여기서 TSV는 12장에서 본 적층 웨이퍼 사이의 연결과는 목적이 다르다. 패키지의 TSV는 다이 윗면의 패드를 뒷면으로 끌어내 솔더 볼에 잇는 통로다. 윗면이 유리로 덮여 있어 와이어를 걸 수 없기 때문이다.

파티클: 먼지 한 알의 그림자

센서 표면이나 커버 글라스에 붙은 입자는 영상에 어두운 점으로 나타난다. 입자가 픽셀에서 얼마나 떨어져 있느냐가 그림자의 진하기를 정한다. 픽셀 한 점에는 렌즈에서 원뿔 모양으로 빛이 모이므로, 픽셀면에서 높이 \(H\)에 있는 평면에서 그 원뿔의 지름은 약 \(H/N\)이다(\(N\): 렌즈의 F-넘버). 지름 \(d_p\)인 입자가 그 원뿔의 일부만 가리면 밝기 저하는 면적 비다.

$$b \approx \frac{H}{N},\qquad \frac{\Delta S}{S} \approx \left(\frac{d_p}{b}\right)^{2}\quad (d_p \lt b)$$
예: 유리 윗면이 픽셀에서 \(H\) = 400 µm, \(N\) = 2이면 \(b\) = 200 µm. 지름 20 µm 입자는 지름 약 200 µm 영역을 1 % 어둡게 한다. 같은 입자가 픽셀 표면에 직접 붙으면(\(H \approx 0\)) 지름 20 µm 안의 픽셀 수백 개가 완전히 가려진다. 조리개를 조여 \(N\)이 커지면 \(b\)가 작아져 그림자가 진하고 또렷해진다.

유리가 픽셀에 가까운 CSP에서 유리 표면의 이물이 문제가 되고, 유리가 먼 COB가 고화소 센서에서 선호되는 이유가 이 식에 있다. 반대로 COB는 다이 표면이 드러난 채로 조립하므로 그 사이에 떨어진 입자는 가장 나쁜 조건(\(H \approx 0\))이 된다. 그래서 조립 라인의 청정도, 접착제에서 나오는 가스, 움직이는 부품에서 떨어지는 입자까지 관리한다.

열과 응력

실리콘의 열팽창 계수는 약 2.6 ppm/K, 유기 기판은 15 ppm/K 안팎이다. 접착제를 굳히는 온도에서 상온으로 식으면 기판이 더 많이 줄어들어 다이가 휜다. 얇게 갈아 낸 다이일수록 잘 휜다. 센서가 수 µm만 휘어도 화면 중심과 가장자리의 초점면이 어긋나므로, 대형 센서와 밝은 렌즈를 쓰는 모듈에서는 다이 휨이 사양에 들어간다. 접착제의 두께와 탄성, 기판 재질, 다이 두께가 조절 변수다.

열은 화질과 직결된다. 7장에서 본 대로 암전류는 약 6~8 °C마다 두 배가 된다. 소비 전력 \(P\)와 패키지의 열 저항 \(\theta\)가 다이 온도 상승을 정한다.

$$\Delta T = P\,\theta_{JA},\qquad \frac{I_{\text{dark}}(T+\Delta T)}{I_{\text{dark}}(T)} = 2^{\Delta T/T_d}$$
예: \(P\) = 1 W, \(\theta_{JA}\) = 30 K/W이면 \(\Delta T\) = 30 K. 배증 온도 \(T_d\) = 7 K에서 암전류는 \(2^{30/7} \approx 20\)배가 된다. 적층형 센서에서는 아래층 로직의 발열이 바로 위 픽셀에 전해지므로, 발열이 큰 회로 블록의 위치가 암전류 얼룩으로 영상에 나타나기도 한다.

패키지된 센서는 이제 렌즈, 액추에이터, 필터와 만나 카메라 모듈이 된다. 커버 글라스와 IR 컷 필터의 광학적 역할은 5장에서 다루었고, 렌즈와 센서를 맞추는 조립 공정은 14장 카메라 모듈에서 이어진다.

핵심 정리

  1. 공정 순서는 열 예산이 정한다. 약 1000 °C가 필요한 주입 활성화는 배선 앞에, 400 °C 안팎이 한계인 본딩과 후면 공정은 배선 뒤에, 약 250 °C가 한계인 유기물 컬러 필터와 마이크로렌즈는 맨 끝에 온다.
  2. 이온 주입의 깊이 분포는 \(N(x) = \Phi/(\sqrt{2\pi}\Delta R_p)\cdot\exp[-(x-R_p)^2/2\Delta R_p^2]\)로 근사한다. 에너지가 깊이를, 도즈가 양을 정하고, 여러 주입을 겹쳐 p⁺–n–p⁻ 포토다이오드를 만든다.
  3. 화이트 픽셀은 픽셀 하나에 들어간 금속 원자나 결함 한두 개에서 생긴다. 센서 공정은 금속 오염, 플라즈마 손상을 로직보다 훨씬 엄격하게 관리하고 수소로 계면 준위를 메운다.
  4. BSI는 웨이퍼를 뒤집어 직접 본딩한 뒤 연삭, 습식 식각, CMP로 수 µm까지 줄인다. 두께 편차(TTV)는 흡수가 포화하지 않는 적색 감도를 바꿔 색 편차가 된다.
  5. 후면은 고온을 쓸 수 없으므로 주입 대신 고정 음전하막으로 패시베이션한다.
  6. DTI는 종횡비 20~40의 식각, 측벽 패시베이션, 빈틈없는 충전의 세 단계다. FDTI는 고온 공정으로, BDTI는 저온 막으로 측벽을 다스린다.
  7. 하이브리드 본딩은 CMP 디싱을 수 nm로 맞추고, 산화막을 상온에서 붙인 뒤 열처리로 구리를 팽창시켜 잇는다. 패드 피치를 줄이려면 오버레이가 함께 줄어야 한다.
  8. 컬러 필터는 감광성 안료 수지를 색마다 노광·현상해 만들고, 마이크로렌즈는 리플로우의 표면 장력으로 구면을 만든 뒤 에치백으로 틈을 없앤다.
  9. 수율은 \(Y = e^{-AD_0}\)처럼 다이 면적에 지수적으로 떨어진다. 결함이 뭉치면 같은 결함 수에서 수율이 높고, 화이트 픽셀 기준과 적층 웨이퍼의 수율은 따로 곱해진다.
  10. 센서 패키지는 창과 공기층이 필요하다. 입자의 그림자는 픽셀에서의 높이 \(H\)와 F-넘버로 정해지는 지름 \(H/N\)에 퍼지므로, 픽셀에 가까운 이물일수록 치명적이다.

확인 퀴즈

Q1. 컬러 필터와 마이크로렌즈 공정이 전체 흐름의 맨 마지막에 오는 가장 큰 이유는?

컬러 필터와 마이크로렌즈는 유기 수지라 약 250 °C를 넘으면 변색하거나 형상이 무너진다. 주입 활성화(약 1000 °C), 배선과 본딩·후면 공정(400 °C 안팎)이 모두 끝난 뒤에야 올릴 수 있다.

Q2. 도즈 2×10¹² cm⁻², 표준편차 ΔRp = 50 nm인 주입의 피크 농도는 대략?

\(N_{\text{peak}} = \Phi/(\sqrt{2\pi}\,\Delta R_p)\). ΔRp = 50 nm = \(5\times10^{-6}\) cm이므로 \(2\times10^{12}/(2.507\times5\times10^{-6}) \approx 1.6\times10^{17}\) cm⁻³. 단위를 cm로 맞추는 것이 요령이다.

Q3. BSI 센서에서 실리콘 두께가 웨이퍼 안에서 조금씩 다를 때 가장 크게 변하는 것은?

청색은 표면 근처 1 µm 안에서 거의 다 흡수되어 두께와 무관하다. 적색은 흡수 길이가 실리콘 두께와 비슷해 두께가 달라지면 흡수율이 달라진다. 결과는 R/G/B 비율의 변화, 즉 색 편차다.

Q4. 후면 DTI(BDTI)의 측벽을 고온 어닐링이 아닌 ALD 고정 음전하막으로 패시베이션하는 이유는?

BDTI는 배선, 본딩, 박막화가 끝난 뒤에 판다. 식각 손상을 복구하거나 도펀트를 활성화할 고온을 쓸 수 없으므로, 저온에서 입힐 수 있고 스스로 정공을 끌어모으는 고정 음전하막을 쓴다. FDTI는 소자 공정보다 먼저 파므로 고온을 쓸 수 있다.

Q5. 하이브리드 본딩에서 CMP 후 구리 패드를 산화막보다 수 nm 낮게 두는 까닭은?

구리가 튀어나오면 산화막이 붙지 못한다. 구리는 산화막보다 열팽창이 훨씬 커서 열처리 때 수 nm 솟아오르므로, 그만큼만 들어가 있으면 산화막 접합과 구리 접합이 모두 이루어진다. 너무 깊으면 닿지 못해 오픈이 된다.

Q6. 다이를 죽이는 결함 밀도가 0.5 cm⁻²인 공정에서 면적 1 cm²인 다이의 포아송 수율은?

\(Y = e^{-AD_0} = e^{-0.5} \approx 0.61\). 면적을 두 배로 키우면 \(e^{-1} \approx 37\,\%\)로, 절반으로 줄이면 \(e^{-0.25} \approx 78\,\%\)가 된다. 수율은 면적에 지수적으로 의존한다.